Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal
2. Alat dan Bahan
3. Rangkaian Simulasi
4. Prinsip Kerja Rangkaian
5. Video Rangkaian
6. Analisa
7. Link Download

1. Jurnal

2. Alat dan Bahan

       1. Jumper

Gambar 1. Jumper

        2. Panel DL 2203D 

        3. Panel DL 2203C 

        4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

        2. Power DC

Gambar 4. Power DC

        3. Switch (SW-SPDT)

Gambar 5. Switch

        4.  Logicprobe atau LED

Gambar 6. Logic Probe

3. Rangkaian Simulasi

4. Prinsip Kerja RangkaianRangkaian pada percobaan ini menggunakan T Flip-Flop yang dilengkapi dengan input asinkron yaitu PRE (Preset) dan CLR (Clear). Ketiga input utama (T, PRE, dan CLR) bekerja secara berbeda dalam memengaruhi output Q (H7) dan Q̅ (H6), baik secara sinkron maupun asinkron terhadap clock.

1. Input PRE (Preset) dan CLR (Clear) bekerja asinkron, artinya dapat mengubah keadaan output tanpa menunggu pulsa clock.

   • Jika CLR = 0, maka flip-flop akan reset, yaitu Q = 0 dan Q̅ = 1.

   • Jika PRE = 0, maka flip-flop akan set, yaitu Q = 1 dan Q̅ = 0.

   • Jika PRE = 0 dan CLR = 0 secara bersamaan, maka kondisi menjadi tidak valid (invalid) karena kedua fungsi berlawanan aktif bersamaan.

2. Input T (Toggle) bekerja sinkron dengan clock, artinya hanya memengaruhi output saat ada pulsa clock dan ketika PRE = 1 serta CLR = 1 (tidak aktif).

   • Jika T = 0, maka output tetap (hold) pada kondisi sebelumnya.

   • Jika T = 1, maka setiap pulsa clock akan membuat output berubah keadaan (toggle), yaitu dari 0 menjadi 1 atau dari 1 menjadi 0.

Dengan demikian, prinsip kerja T Flip-Flop adalah mengubah keadaan output pada setiap pulsa clock jika input T = 1, dan mempertahankan keadaan output jika T = 0. Sedangkan input PRE dan CLR memungkinkan pengaturan langsung terhadap keadaan awal atau reset sistem secara cepat tanpa bergantung pada clock.

5. Video Rangkaian

6. Analisa

 Pada percobaan ini digunakan T Flip-Flop dengan input asinkron PRE (Preset) dan CLR (Clear) untuk mengamati pengaruh masing-masing input terhadap keluaran Q dan Q̅. Berdasarkan hasil pengamatan, diperoleh bahwa:

• Saat CLR = 0 dan PRE = 1, flip-flop berada dalam kondisi reset, sehingga Q = 0 dan Q̅ = 1.

• Saat PRE = 0 dan CLR = 1, flip-flop berada dalam kondisi set, sehingga Q = 1 dan Q̅ = 0.

• Ketika PRE = 0 dan CLR = 0 secara bersamaan, terjadi kondisi tidak valid, karena kedua fungsi asinkron aktif bersamaan dan menghasilkan keadaan yang tidak stabil (Q = 1 dan Q̅ = 1).

• Jika PRE = 1 dan CLR = 1, maka flip-flop bekerja secara sinkron terhadap clock. Pada kondisi ini:

  • T = 0 → output tidak berubah (hold).

  • T = 1 → output toggle (berubah keadaan) setiap kali menerima pulsa clock.

Dari hasil tersebut dapat disimpulkan bahwa input PRE dan CLR bekerja secara asinkron untuk mengatur kondisi awal flip-flop, sedangkan input T berfungsi sinkron dengan clock untuk mengubah keadaan output. Prinsip ini menjadikan T Flip-Flop cocok digunakan sebagai pencacah (counter) atau elemen pembalik logika (toggle) dalam rangkaian sekuensial digital.

7. Link Download

• Download Rangkaian [Download]
  Download Video Simulasi [Download]
  Download Datasheet SPDT [Download]
  Download Datasheet IC 4028 [Download]